This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representation of The original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.



PATENT ABSTRACTS OF JAPAN

(11) Publication number: 02047757 A

(43) Date of publication of application: 16.02.90

(51) Int. CI

G06F 15/16 G06F 15/66

(21) Application number: 63198417

(71) Applicant:

SANYO ELECTRIC CO LTD

(22) Date of filing: 09.08.88

(72) Inventor:

SUZUKI SHINYA


(54) INFORMATION PROCESSOR

(57) Abstract:

PURPOSE: To give required data to all processors with one data transmission by providing an input/output means, which continuously supplies data to a bus, and a timing means which gives the timing at which data is taken into plural processors.

CONSTITUTION: A data input/output device 4 flows data on a memory 1 onto the bus in the order adapted to processing. A timing generator 5 generates the timing, at which data is taken into each processor 2, synchronously with this data. Each processor 2 has a buffer 2a which is connected to the bus and takes in data, and buffers 2a select data by the signal from the timing generator 5 and send this data to data processing parts 2b. When required data is completed, the data processing is performed in the data processing part 2b.

COPYRIGHT: (C)1990,JPO&Japio



①特許出願公開

② 公 開 特 許 公 報 (A) 平2-47757

⑤Int. Cl. 5

識別記号

庁内整理番号

④公開 平成2年(1990)2月16日

G 06 F 15/16 15/66 3 2 0 V K

6745-5B 8419-5B

審査請求 未請求 請求項の数 1 (全4頁)

会発明の名称 情報処理装置

②特 願 昭63-198417

②出 願 昭63(1988)8月9日

@発明者 鈴木 信也

大阪府守口市京阪本通2丁目18番地 三洋電機株式会社内

大阪府守口市京阪本通2丁目18番地

砚代 理 人 弁理士 西野 卓嗣 外1名

明 福 曹

1. 発明の名称 情報処理装置

2. 特許請求の範囲

1) 複数のプロセッサで分担して情報処理を行う情報処理装置において、データをバスライン上に連続的に供給するデータ出力手段と、上記各プロセッサ内に設けられたデータ処理部と、各プロセッサ内に設けられ、夫々のデータ処理部と上記パスライン間の接続を制御するバッファと、これ等のバッファの開閉を制御して、各プロセッサのデータ処理部へ与えるデータを振り分けるためのタイミング発生装置とを有して成る情報処理装置。

3. 希明の詳細な説明

ィ) 産業上の利用分野

本希明は、複数のアロセッサにより空間的また は時間的に連続なデータを処理するシステムにおいて、年に各アロセッサにデータを供給する放送 パス方式に関するものである。

ロ) 従来の技術

画像処理や音用処理等における連続的な情報の

処理を行うシステムにおいて、その情報処理量が多くなると1つのプロセッサで情報処理をしていたのではその処理時間が長くなる。このため 従来では第12図のようにメモリ(I)内に審積された画像情報を複数のプロセッサ(2)(2)…で分担を決めて例えば、各画素点での画素濃度(明るさ)の差分等の情報処理システムにおいて、プロセッサ(2)(2)…はアドレスパス、データパスパス(BU)を介して調停回路(3)を仲介として、優先順にメモリ(1)内のデータをアクセスする。

へ) 希明が解決しよりとする課題。

ところでこうしたシステムには以下の欠点がある。各プロセッサがにには……1日分の処理すべきデータに一本のパスを使って個別にアクセスしようとする。空間的あるいは時間的に運機なデータの処理は、実際には周囲のデータの情報にもとずいて計算をする場合が多く、メモリ(1)などに彗えた同じデータを複数のプロセッサ(2)(2)…が何度もアクセスする。このため多くのプロセッサ(2)(2)…が多

くのデータを同時にアクセスしようとする時、一つしかないバスの取り合いとなりデータを取り込めず、データ待ちをしているアロセッサは何も処理できないと云う無駄な待ち時間が増大する。また、仮にうまくバスの競合を避けることが出来でも、その調停に要する装置や制卸方法は複雑かつ高価なものとなる。

=) 課題を解決するための手段

本希明はこのような点に鑑みて為されたもので あって、データを運続的にバスに供給する入出力 手段と、複数のブロセッサへデータを取り込むタ イミングを与えるタイミング手段と、を設けてい るっ

ホ)作用

複数のプロセッサがパスの取り合いをすることなく、メモリ内のデータを1回パス上に送るだけで、全てのプロセッサに必要なデータを与えることが可能となるn

へ) 寒 施 例

第1 凶は本発明データ伝送万式を用いた情報処

第2的に処理の各プロセッサへの分配を示す。 と の場合は各プロセッサ(2a)(2a)…は入力 として6つのデータを取り、4つの出力データを 生成する。しここで分るように、もしもメモリ上 にあるこのデータを各丁ロセッサが独立にデータ のアクセスを行うとすれば、6×4=24回のデ ータアクセスが必要となる。データ1・2・3・ 4 を供給するときはアロセッサ I にだけ 使用され るので第3凶に示すようにプロセッサIのバッフ ァ (2 a) のみが賭く n データ5 ・ 6 を供給する ときは、プロセッサIとIIに使用されるので第4 図に示すようにプロセッサ I と II のパッファし 2 a) が開くっ データ1・8のときは、プロセッサ Ⅱにだけ使用されるので第5囟に示すようにアロ セッサⅡのバッファ (2 a) のみが開くっ そして データ9・10のときはプロセッサⅡと皿に使用 されるので第6囟に示すようにプロセッサⅡとⅢ のパッファ (2 a)のみを聞く。以後同様にデー タ18の供給まで行われる。このように、各プロ セッサが持つバッファ(2a)の制御により、デ

理装置を示す基本 ブロック図であって、第12 図と 同一部分には同一符号を付してある。同図におい て、データ入出力装置はは、メモリ(1)上の データ を処理に適した順番でバス(BU)上に流し、タ イミング発生装置は151は、そのデータと同期した形 で各プロセッサ121121…へのデータを取り込むタイ ミングを作る。各々のプロセッサ(2)(2)…には、パ ス(BU)に接続されポータを取り込むパッファ (2a)(2a)(2a)…があり、タイミング 希生装置(5)からの信号によりデータを選択してデ ータ処理部(2b)へ送る。データ処理部(2b) では必要なデータがそろった時点でデータ処理を 行うのまた、各プロセッサ12/12/11が処理を終了し た後は、入力時とは逆の方向で、ダイミング発生 装置(5)の発生するタイミングでパッファ(2a) はデータを出力し、データ入出力装置(4)を介しメ モリロ上に所足の順番にデータを書き込む。こと て 18個の連続性を有する各データに 前後のデ ータとの平均を採るある種のフィルタをかけた1 6個のデータに変換する処理について説明する。

ータ供給装置(ここでは A / D 変換器) は 1 8 個 のデータを出力するだけで(1 8 回のデータアク セスだけで)、全てのプロセッサに必要とされる データが分配される。

第7 凶はカメラ入力された画像の処理を行う画 像処理装置の一実施例であって、第1図と同一部 分には同一符号を付してある。同凶において、カ メラ(6)を介して入力される入力信号は、タイミン グ発生装置(5)により制御されたA/D変換器(7)に よりタイミングを取りながら変換され、放送バス (BU)上に流される。との時タイミング希生療装 置(5)は、専用の制御装置(8)によりコントロールさ れる。また、ダイミング発生装置(5)は、放送パス 上に並べられた各プロセッサ(2)(2)…のデータの入 力状態を切り換えるバッファ(24)(24)… をも制御し、各データ処理部(2b)(2b)… に使すデータを指定する。このようにして、各ブ ロセッサ(2)(2)…は自分の必要とするデータを待ち、 データが揃い次第実際の処理に入る。データの処。 理が終了し、出力データの準備ができたデータ処

理部(2b)(2b)…は、自分の後段のデータ 処理部(2b)が処理を終了しているのかを確認 した後に、処理の終了を前段のデータ処理部(2) b)に伝える。最前段のデータ処理部(·2·b)は 後段からの終了信号と自分の処理終了により、8 イミング発生装置(5)に処理の終了を伝える。それ を受けたタイミング発生装置(5)は、各プロセッサ のパッファ(2a)(2a)…を顧次出力状態に 切り換えることにより、連続的なデータをD/A 変換器(9)に送り、処理結果をモニタ間に表示する。 年8凶にこのバッファを制御するための簡単な回 路を示す。この回路は基本的に16段のシフト レ ジスタQDと4個のNAND回路02020202及び4個 のパッファ (2 a) (2 a) (2 a) (2 a) で 構成される。シフトレジスタ(I)はシステムクロッ クαにより動作し、入力信号りを4クロック分の ディレイを持たせながらNAND回路(12(12…の入 カQ0、Q1、Q2、Q3に供給する。このQ0、 Q1、Q2、Q3とクロックの反転信号CとのN AND信号N1、N2、N3、N4によりバッフ

第1図に本発明情報処理装置のブロック図、第2図乃至第6図は本発明情報処理装置の動作を説明するための説明図、第7図は本発明他の実施例を示すブロック図、第8図はバッファを制御するための回路ブロック図、第9図、第10図はその動作説明図、第11図は本発明のさらに異なる実施例を示すブロック図、第12図は従来の情報処理装置のブロック図である。

(1)…メモリ、(2)(2)… アロセッサ、(2a)(2a)(2a) …バッファ、(2b)(2b) …データ処理 歌、(3)…調停回路、(4)…データ入出力装置、(5)…タイミング発生装置。

出願人 三洋電 密株式 会社 代理人 弁理士 西 野 卓 嗣 (外1名) ァ(2a)のON/OFFを制御するn


第9図にデータ入力時、第10図にデータ出力 時のタイミングチャートを示す。この様に入力信 号を変えることにより、データの分配が可能であ り、簡単にバスの制御が出来ることが分かる。

また、第(1) 図のブロック図のように、入力用のバス(BU1)と出力用のバス(BU2)とを分離した構成を取ることにより、より高速なシステムの構築ができる。さらに、こういった回路を何層かに重ね1種のバイブライン標道を持たせることにより、実時間で画像処理を行うシステムの実現も可能となる。

ト) 発明の効果

以上述べた如く、本発明情報処理装置はデータを連続的にパスに流す入出力手段と、複数のプロセッサへデータを取り込むタイミングを与えるタイミング手段と、を設けているので、全てのプロセッサに1回のデータ送出でデータを送ることが出来、実質的処理の高速化が凶れる。

4. 凶面の簡単な説明



第2回

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 注デタ

1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 2 16 2 17 18 注デタ

1 2 3 4 5 6 7 8 9 10 11 12 13 14 プロセッサ II フロヒッサ II フロヒッサ II フロヒッサ II 13 14 15 16 17 18 フロヒッサ IV

特開平2-47757(4)

